EMC整改包通过 EMC整改包合格 电磁兼容整改包通过

去根电容的安装方式与PCB设计
安装去耦电容时，一般都知道使电容的引线尽可能短。但是，实践中往往受到安装条件的限剑，电容的引线不可能取得很短。况且，电容引线的寄生电感只是影响目谐振须率的因素之一，自诺振频率还与过孔的寄生电感、相关印制导线的寄生电感等因素有关。一味地追求引线短，不仅困难。而且根本达不到目的。

这说明要保证去耦效果，在PCB设计时，就要考虑相关问题。设计印制导线时，应使去耦电容距离芯片电源正负楼引厕尽可能近（当然电容引线要尽可能短）。设计过孔时应尽量减小过孔的寄生电感。

电容结构的选择
从理论上讲.电容的容量越大，容抗就越小，滤波效果就越好。一些人也有这种习惯认识。但是，容量大的电容一般寄生电感也大，自谐振须率低（如典型的陶瓷电容，0.1uF的fo=5MHz，0.0lulF的fo=15Mlz，0.00luF的fO=50MHz），对高频噪声的去耦效果差，甚至根本起不到去耦作用。分立元件的滤波器在频辛超过10MHz时，将开始失去性能。元件的物理尺寸越大，转折点频幸越低。这些问恩可以过选择特殊结构的电容来解决。

贴片电容的寄生电惑几乎为零，总的电够也可以减小到元件本身的电感、通常只是传统电容寄生电感的1/3～1/5，自谐振须率可达同样容量的带引线电容的2倍（也有资料说可达l0倍），是射频应用的理想选择。传统上，射频应用一般选择瓷片电容。但在实践中，超小型聚脂或聚苯乙烯薄膜电容也是适用的，因为他们的尺寸与瓷片电容相当。

三端电容能将小瓷片电容频率范围从50Hz以下拓展到200Mlz以上，这对抑制VHF频段的噪声是很有用的。要在VMIF或更高的频段获得更好的滤波效果，特别是保护屏蔽体不被穿透，必须使用馈通电容。

（a）所示的滤波器，如果取1=lalH，rl.=l歌婷，C=0.47uF（这也是许多资料上推荐的参数），可算出f0=5.2kHz。而EMC测试中的脉冲群频率为5.0klHz（2kV）或2.5kHz（4kY），5.0kHz刚好谐据，2.5kHz也不会被衰诚，如图3所示。这说明滤波器中元件参数选取不当，可能根本起不到提高EWC性能的作用。

电源滤波器的钓自谐振频率

在交流电源进线与电源变压器之间设置电测滤波器是抗EMI的常用措施之一。常用的电源滤波器所示。人们一般对去耦电容的自谐振须率问题比较注意，实际上电源滤波器也有自谐振频率问题，处理不当，同样达不到预期的目的。

自谐振频率与载止须率
2.1去相电容的自谐振频率
实际的电容都有寄生电感Ls，Ls的大小基本上取决于引线的长度，对圆形、导线类型的引线，上’的典型值为10mH/cm[3]。典型的陶瓷电容的引线约有6mm长，会引入约15mll的电感””，引线电感也可由下式估算[4]：

其中：/和r分别为引线的长度和半径。
寄生电感会与电容产生串联谐振，即自谐振，在自谐振频率fo处，去耦电容呈现的阻抗小，去耦效果好。
但对须率f高于f/o的噪声成份，去耦电容呈电感性，阻抗随频率的升高而变大，使去耦或旁路作用大大下降。实践中，应根据噪声的高频率faax 来选择去根电容的自谐振频率f0，佳取值为fo=fmmx。

但是，一些资料上只是从电容的寄生电感的角度给出了自诺舔频率fo的资料。实际上，去根电容的自谐振频率不仅与电容的寄生电感有关，而且还与过孔的寄生电感[5]、联结去耦电容与芯片电源正负极引脚的印制导线的寄生电感[6.7]等都有关系。如果不注意这一点，查得的资料或自己的估算往往与实际情况相去甚远。